什么是內(nèi)存時(shí)序 內(nèi)存時(shí)序設(shè)置詳解(7)

　　另外根據(jù)其他的資料顯示，內(nèi)存存儲(chǔ)每一個(gè)bit，都需要定期的刷新來(lái)充電。不及時(shí)充電會(huì)導(dǎo)致數(shù)據(jù)的丟失。DRAM實(shí)際上就是電容器，最小的存儲(chǔ)單位是bit。陣列中的每個(gè)bit都能被隨機(jī)地訪問(wèn)。但如果不充電，數(shù)據(jù)只能保存很短的時(shí)間。因此我們必須每隔15.6us就刷新一行。每次刷新時(shí)數(shù)據(jù)就被重寫(xiě)一次。正是這個(gè)原因DRAM也被稱為非永久性存儲(chǔ)器。一般通過(guò)同步的RAS-only的刷新方法(行刷新)，每行每行的依次刷新。早期的EDO內(nèi)存每刷新一行耗費(fèi)15.6us的時(shí)間。因此一個(gè)2Kb的內(nèi)存每列的刷新時(shí)間為15.6?s x2048行=32ms。

　　如果使用DFI的主板，tREF和tRAS一樣，不是一個(gè)精確的數(shù)值。通常15.6us和3.9us都能穩(wěn)定運(yùn)行，1.95us會(huì)降低內(nèi)存帶寬。很多玩家發(fā)現(xiàn)，如果內(nèi)存質(zhì)量?jī)?yōu)良，當(dāng)tREF刷新周期設(shè)置為3120=200mhz(?.??s)時(shí)，會(huì)得到最佳的性能/穩(wěn)定性比。

　　Write CAS# Latency(tWCL)

　　可選的設(shè)置：Auto，1-8

　　Write CAS Latency (tWCL)，表示“寫(xiě)指令到行地址控制器延時(shí)”。SDRAM內(nèi)存是隨機(jī)訪問(wèn)的，這意味著內(nèi)存控制器可以把數(shù)據(jù)寫(xiě)入任意的物理地址，大多數(shù)情況下，數(shù)據(jù)通常寫(xiě)入距離當(dāng)前列地址最近的頁(yè)面。tWCL表示寫(xiě)入的延遲，除了DDRII，一般可以設(shè)為1T，這個(gè)參數(shù)和大家熟悉的tCL(CAS-Latency)是相對(duì)的，tCL表示讀的延遲。

　　DRAM Bank Interleave

　　可選的設(shè)置：Enable， Disable

　　DRAM Bank Interleave，表示“DRAM Bank交錯(cuò)”。這個(gè)設(shè)置用來(lái)控制是否啟用內(nèi)存交錯(cuò)式(interleave)模式。Interleave模式允許內(nèi)存bank改變刷新和訪問(wèn)周期。一個(gè)bank在刷新的同時(shí)另一個(gè)bank可能正在訪問(wèn)。最近的實(shí)驗(yàn)表明，由于所有的內(nèi)存bank的刷新周期都是交叉排列的，這樣會(huì)產(chǎn)生一種流水線效應(yīng)。

　　雖然interleave模式只有在不同bank提出連續(xù)的的尋址請(qǐng)求時(shí)才會(huì)起作用，如果處于同一bank，數(shù)據(jù)處理時(shí)和不開(kāi)啟interleave一樣。CPU必須等待第一個(gè)數(shù)據(jù)處理結(jié)束和內(nèi)存bank的刷新，這樣才能發(fā)送另一個(gè)地址。目前所有的內(nèi)存都支持interleave模式，在可能的情況下我們建議打開(kāi)此項(xiàng)功能。

　　對(duì)于DFI主板來(lái)說(shuō)，任何情況下該設(shè)置都應(yīng)該是Enable，可以增大內(nèi)存的帶寬。Disable對(duì)將減少內(nèi)存的帶寬，但使系統(tǒng)更加穩(wěn)定。

　　DQS Skew Control

　　可選的設(shè)置：Auto，Increase Skew，Decrease Skew

　　DQS Skew Control，表示“DQS時(shí)間差控制”。穩(wěn)定的電壓可以使內(nèi)存達(dá)到更高的頻率，電壓浮動(dòng)會(huì)引起較大的時(shí)間差(skew)，加強(qiáng)控制力可以減少skew，但相應(yīng)的DQS(數(shù)據(jù)控制信號(hào))上升和下降的邊緣會(huì)出現(xiàn)電壓過(guò)高或過(guò)低。一個(gè)額外的問(wèn)題是高頻信號(hào)會(huì)引起追蹤延遲。DDR內(nèi)存的解決方法是通過(guò)簡(jiǎn)單數(shù)據(jù)選通脈沖來(lái)增加時(shí)鐘推進(jìn)。

　　DDRII引進(jìn)了更先進(jìn)的技術(shù)：雙向的微分I/O緩存器來(lái)組成DQS。微分表示用一個(gè)簡(jiǎn)單脈沖信號(hào)和一個(gè)參考點(diǎn)來(lái)測(cè)量信號(hào)，而并非信號(hào)之間相互比較。理論上提升和下降信號(hào)應(yīng)該是完全對(duì)成的，但事實(shí)并非如此。時(shí)鐘和數(shù)據(jù)的失諧就產(chǎn)生了DQ-DQS skew。

　　對(duì)于DFI主板來(lái)說(shuō)，建議設(shè)置為Increase Skew可以提升性能，而Decrease Skew在犧牲一定性能的情況下，可以增加穩(wěn)定性。 ?